Godkända
High Level Synthesis för ASIC och FPGA
Malin Heyden ()
Start
2021-01-20
Presentation
2021-06-18
Plats:
Avslutat:
2023-06-19
Examensrapport:
Sammanfattning
Handledare: Liang Liu (EIT)
Examinator: Erik Larsson (EIT)