Föreläsningar
Slides och notes kommer göras tillgängliga efter varje föreläsning. Om ni vill ha dessa i förväg så kan ni titta på förra årets material, men tänk på att mindre uppdateringar kan ska under 2019. Slides från 2018 finns här och notes finns här.
HT 1, Preliminary schedule
Lecture |
Part | Topic |
Slides |
1 | 2.1-2.2 | Introduction | pdf, notes |
2 | 2.1-2.2 | Finite state machines | pdf, notes |
3 | 2.3 | Sequential circuits | pdf, notes |
4 | 3.1-3.3 | Computing with integers and algebraic structures | pdf, notes |
5 | 3.3, 4.5 | Boolean algebra and Arithmetics | pdf, notes, notes |
6 | 4.1-4.3.3 | Boolean functions and normal forms | pdf, notes |
7 | 5.1.1-5.1.2 | Minimal functions | pdf, notes |
8 | 5.1.2 | Karnaugh maps | pdf, notes |
9 | 6.1 | State minimisation | pdf, notes |
10 | 6.2 | State assignment | pdf, notes |
11 | 6.3, 6.4, 5.3 | Asynchronous seq.circ. and Mealy-Moore | pdf, notes |
12 | 5.4 | Standardkomponenter, CMOS | pdf, notes, notes |
13 | 7.1-7.2 | Linear circuits | pdf, notes (L13+L14) |
14 | 7.2-7.3 | D-transform and LFSR |
HT 2, Preliminary schedule
Kompletterande litteratur: Introduction to Logic Circuits & Logic Design with VHDL, Brock J- laMeres. Avsnitten nedan referar till denna bok som finns tillgänglig som e-bok på universitetets bibliotek LUBcat (du måste befinna dig inom LU:s nät för att komma åt e-boken). Direktlänk till e-boken.
Under laborationer använder vi Vivado 2016.1 som kan laddas ner här (kräver registrering). Välj Vivado HL WebPACK vid installationen.
Lecture |
Part | Topic |
Slides |
15 | VHDL (Part 1) | Introduktion till storskalig digital konstruktion | |
16 | VHDL (Part 1) | Kombinatoriska nät med VHDL | |
17 | VHDL (Part 2) | Sekvensnät med VHDL | |
18 | Gästföreläsning (Advenica, fortsättningskurser) | ||
19 | Introduktion av datorns uppbyggnad |