Fördjupningsuppgift
Analysuppgiften är ett individuellt och obligatoriskt kursmoment som svarar mot 1.5 hp, dvs 40 timmars arbete. Det finns material som beskriver uppgiften.
Följande gäller för analysuppgiften:
A.Analysera och jämför två vetenskapliga artiklar
- Välj ut två vetenskapliga artiklar inom områdena datorarkitektur och operativsystem. De vetenskapliga artiklarna ska behandla ett och samma problemområde men det kan belysas på olika sätt och ur olika synvinklar. Tips: Längre ner på sidan finns en lista med vetenskapliga artiklar som du kan utgå från. Du kan dock också välja vetenskapliga artiklar på egen hand.
- Läs, analysera och jämför de två artiklarna för att få förståelse för hur de förhåller sig till det problem som undersöks.
- Ha med följande delar i din text:
- en inledning (som presenterar det problem som undersöks i de två artiklarna)
- en analysdel (som analyserar hur de två artiklarna har undersökt problemet och de slutsatser artikelförfattarna har kommit fram till)
- en diskussion (som diskuterar den egna analysen av de två artiklarna)
- en slutsats (som visar vad du genom din egen analys av de två artiklarna har kommit fram till)
- Välj en rubrik som speglar innehållet.
- Referera till de vetenskapliga artiklarna utifrån följande referenssystem: IEEE:
- Skriv 600-800 ord. (Ange antal ord i slutet av ditt dokument, efter löptexten och före källförteckningen)
- Ha med en källförteckning. (Se IEEE)
- Använd 1,5 radavstånd och typsnitt 12.
- Skriv ditt namn i sidhuvudet.
- Gå noga igenom checklistan innan du lämnar in din analys.
B. Läs fem av dina kurskamraters analyser – bedöm och rangordna dem
- Läs fem analyser gjorda av dina kurskamrater för att i nästa steg kunna bedöma och rangordna dem. (Se information på kurshemsidan för att veta vilka fem texter du ska läsa). Utgå från de åtta kriterierna nedan när du bedömer och rangordnar.
För varje kriterium ger du 1, 2 eller 3 poäng (där 3 är högsta poäng). Som mest kan en kurskamrats analys alltså få 24 poäng.
- Lämna också ett skriftligt omdöme (ca 500 tecken) per analys. Det ska ge ett sammanfattande helhetsomdöme om varje analys.
Kriterier:
Kurskamratens analys av de två vetenskapliga artiklarna ska bedömmas enligt följande:
- har de delar som krävs för att lösa uppgiften (Finns följande delar: titel, inledning, analys, diskussion och slutsats?)
- har välvald rubrik (Speglar titeln textinnehållet?)
- ringar in problemet (Är problemet som ska analyseras tydligt beskrivet i inledningen?)
- utgår från problembeskrivningen och är lätt att följa (Är analysen av de två artiklarna klar och tydlig, samt relaterad till problembeskrivningen i inledningen?)
- diskuterar resultatet av den gjorda analysen (Är diskussionen klar och tydligt, samt relaterad till analys och problembeskrivning? Är det tydligt att diskussionen utgår från jämförelsen av de två artiklarna?)
- drar en slutsats utifrån den egna analysen och diskussionen (Kommer skribenten fram till någon slutsats och är denna kopplad till den inledande problembeskrivningen?)
- har korrekt referenshantering (Används referenser på ett riktigt sätt, utifrån IEEE?)
- fungerar språkligt sett fungerar väl (Är texten språkligt sett korrekt, dvs. fungerar sådant som meningsbyggnad, ordval och skiljetecken?)
Tidsplan:
- 6/11,kl. 10-12 Introduktion och genomgång av analysuppgiften och tillhörande checklista (Ulla Urde, Studieverkstaden)
- 11/11, kl. 8-10 Obligatorisk genomgång om källkritik och referenshantering (Lina Köpsén, Biblioteket)
- 12/11, kl. 10-12 Konkret arbete med artikelsök och textproduktion (Lina Köpsén och Ulla Urde)
- 3-4/12 Erbjudande om respons på era texter. Begränsat antal platser. Först till kvarn gäller. Om du är intresserad: mejla ulla.urde@stu.lu.se.
- 15/12, kl. 23:59 Analysen laddas senast upp på elearning.eit.lth.se. OBS, kontrollera din text mot checklistan.
- 17/12, kl. 23:59 Information om vem som ska läsa vilka kurskamraters analys anslås på hemsidan
- 5/1, kl. 23:59 Skriftliga omdömen och rangordningar av de fem kurskamraternas analyser laddas upp som en (1) PDF på elearning.eit.lth.se (alla analyser som du gjort i en fil). Namnge PFD:en enligt följande (ditt namn för det är din bedömning vi tittar på): förnamn.efternamn.B.pdf
Artiklar
- Jeff Dean, David Patterson, and Cliff Young (Google Brain), A New Golden Age in Computer Architecture: Empowering the MachineLearning Revolution Architectural Support for Programming Languages and Operating Systems (ASPLOS'17)
- Norman P. Jouppi, et al., In-Datacenter Performance Analysis of a Tensor Processing Unit Proc. 44th International Symposium on Computer Architecture, 2017.
- Martin Abadi, et al., TensorFlow: A System for Large-Scale Machine Learning, Proc. 12th USENIX Symposium on Operating Systems Design, 2016.
- Shawn Hershey, et al., CNN Architectures for Large-Scale Audio Classification, Proc. IEEE ICASSP, 2017.
- Gorkem Asilioglu, et al., LaZy superscalar, ISCA, 2015.
- Eyerman, Stijn and Eeckhout, Lieven, The Benefit of SMT in the Multi-core Era: Flexibility Towards Degrees of Thread-level Parallelism, ASPLOS, 2014.
- E. Shiu and J. Ko (Google), System design challenges for future consumer devices: From glass to Chromebooks, ICEP, 2016.
- Nikos Hardavellas, The Rise and Fall of Dark Silicon, USENIX, 2012.
- Arkaprava Basu, et al. (AMD Research), Software Assisted Hardware Cache Coherence for, Heterogeneous Processors, MEMSYS, 2016.
- Whitepaper sponsored by AMD, HSA: A New Architecture for Heterogeneous Computing, TIRIAS research, 2013.
- Joshua Ho & Ryan Smith, NVIDIA Tegra X1 Preview & Architecture Analysis, anandtech.com, 2015.
- Ryan Smith, ARM's Mali Midgard Architecture Explored, anandtech.com, 2015.
- Loi, I; Benini, L, A Multi Banked - Multi Ported - non Blocking Shared L2 Cache for MPSoC Platforms, Design, Automation and Test in Europe Conference and Exhibition (DATE), 2014.
- Shriraman, A. ; Hongzhou Zhao ; Dwarkadas, S., An Application-Tailored Approach to Hardware Cache Coherence, Computer, 2013.
- Branover, A.; Foley, D.; Steinman, M., AMD FUSION APU: LLANO, IEEE Micro, 2012.
- Benini, L. ; Flamand, E. ; Fuin, D. ; Melpignano, D., P2012: Building an ecosystem for a scalable, modular and high-efficiency embedded computing accelerator, Design, Automation & Test in Europe Conference & Exhibition (DATE), 2012
- Pricopi, M; Mitra, T, Bahurupi: A polymorphic heterogeneous multi-core architecture, ACM Transactions on Architecture and Code Optimization (TACO), 2012.
- Minji Kim ; Jinyong Lee ; Younglok Kim, Fast and flexible pipelined multi-processor architecture for multimedia device, 7th International Symposium on Communication Systems Networks and Digital Signal Processing (CSNDSP), 2010
- Shekofteh, S.K. ; Deldari, H. ; Khalkhali, M.B., Reducing cache contention in a multi-core processor via a scheduler, 3rd International Conference on Advanced Computer Theory and Engineering (ICACTE), 2010
- Kalla, R. ; Sinharoy, B. ; Starke, W.J. ; Floyd, M., Power7: IBM's Next-Generation Server Processor, IEEE Micro, 2010.
- Guron, S, Intel's New AES Instructions for Enhanced Performance and Security, 16th International Workshop, Fast Software Encryption (FSE) 2009
- Tuan, V.M. ; Katsura, N. ; Matsutani, H. ; Amano, H., Evaluation of a multicore reconfigurable architecture with variable core sizes, IEEE International Symposium on Parallel & Distributed Processing (IPDPS), 2009.
- Al Maashri, A.; Guangyu Sun ; Xiangyu Dong ; Narayanan, V. ; Yuan Xie, 3D GPU architecture using cache stacking: Performance, cost, power and thermal analysis, IEEE International Conference on Computer Design (ICCD), 2009.
- Cohen, J. ; Garland, M., Novel Architectures: Solving Computational Problems with GPU Computing, Computing in Science & Engineering, 2009
- Chengming Zou; Chunfen Xia; Guanghui Zhao, Numerical Parallel Processing Based on GPU with CUDA Architecture, International Conference on Wireless Networks and Information Systems (WNIS), 2009
- Zamith, M.P.M. ; Clua, E.W.G. ; Conci, A. ; Montenegro, A., Parallel processing between GPU and CPU: Concepts in a game architecture, Computer Graphics, Imaging and Visualisation (CGIV), 2007
- del Barrio, V.M.; Gonzalez, C. ; Roca, J. ; Fernandez, A. ; Espasa, R., ATTILA: a cycle-level execution-driven simulator for modern GPU architectures, IEEE International Symposium on Performance Analysis of Systems and Software, 2006
- Teodorescu, R.; Torrellas, J., Variation-Aware Application Scheduling and Power Management for Chip Multiprocessors.35th Intl. Symp. on Computer Architecture (ISCA), pp. 363-374, 2008.
- Loh, G.H., 3D-Stacked Memory Architectures for Multi-core Processors, 35th Intl. Symp. on Computer Architecture (ISCA), pp. 453-464, 2008.
- Hankins, R.A.; Chinya, G.N.; Collins, J.D.; Wang, P.H.; Rakvic, R.; Hong Wang; Shen, J.P., Multiple Instruction Stream Processor, 33th Intl. Symp. on Computer Architecture (ISCA), pp. 114-127, 2006.
- Jichuan Chang; Sohi, G.S., Cooperative Caching for Chip Multiprocessors, 33th Intl. Symp. on Computer Architecture (ISCA), pp. 264-276, 2006.
- Dybdahl, H.; Stenstrom, P. , An Adaptive Shared/Private NUCA Cache Partitioning Scheme for Chip Multiprocessors, 13th Intl. Symp. on High Performance Computer Architecture (HPCA), pp. 2-12, 2007.
- Alameldeen, A.R.; Wood, D.A., Interactions Between Compression and Prefetching in Chip Multiprocessors, 13th Intl. Symp. on High Performance Computer Architecture (HPCA), pp. 228-239, 2007.
- Strauss, K., Shen, X., and Torrellas, J. 2006, Flexible SnoopingAdaptive Forwarding and Filtering of Snoops in Embedded-Ring Multiprocessors, 33rd Ann. Intl. Symp. on Computer Architecture (ISCA), pp. 327-338.
- Jaehyuk Huh, J., Changkyu Kim, C., Shafi, H., Lixin Zhang, L., Burger, D., and Keckler, S.W. 2007, A NUCA Substrate for Flexible CMP Cache Sharing, IEEE Trans. Parallel and Distributed Systems 18(8), pp. 1028-1040.
- Izadi, B.A., and Ozguner, F. 2003, Enhanced Cluster k-Ary n-Cube, A Fault-Tolerant Multiprocessor, IEEE Trans. Computers 52 (11), pp. 1443-1453.
- Hoseok Chang, Junho Cho, and Wonyong Sung. 2006, Performance Evaluation of an SIMD Architecture with a Multi-bank Vector Memory Unit, IEEE Work. on Signal Processing Systems Design and Implementation (SIPS), pp. 71-76.