

Lunds Universitet LTH Ingenjörshögskolan IDa1, IEa1 Helsingborg

Laboration nr 4 i digitala system ht-14

Ett sekvensnät

grupp namn godkänd Laborationens syfte: att ge grundläggande kunskaper i att konstruera en enkel synkron räknare.

Uppgift: du skall konstruera och bygga en synkron räknare med sekvensen: 000, 001, 011, 010, 110, 111, 000,..... Räknaren skall realiseras med D-vippor. Du skall använda en IC-krets 74HC374 som innehåller 8 D-vippor.

Förberedelseuppgift: Bestäm de logiska villkoren för de tre D-vipporna.

OBS! Du skall ha ett komplett förslag till koppling när du kommer till laborationen! Om du vill kan du förbereda dig innan genom att ha ritat kopplingen i Xilinx och ha simulerat den (se nedan).

Simulera din koppling i t.ex. Xilinx ISE Design Suit (finns på labdatorerna, programmet går att ladda ner från Xilinx).

Se hur du simulerar i Xilinx nedan! Rita logikschema över din koppling. IC-kretsen 74HC374 innehåller 8 d-vippor, där du skall använda 3 st vippor. Datablad för 74HC374 finns på hemsidan. Bennumrering på de övriga kretsarna finns på lab-pm till laboration 1.



Benkonfiguration till 74HC374

Utförande: Du kan välja på *två* sätt att implementera din räknare:

a) genom att koppla upp den koppling, som du har simulerat, på kopplingsdäck och användande av 74HC374

b) eller genom att implementera räknaren direkt till Xilinxkortet, som tillhandahålls av Lars Göran.

Simulering med Xilinx ISE:

- 1. Öppna Xilinx ISE Design Suite
- 2. Välj New Project-Välj "Top Level sourcetype " schematic" och sen next.
- 3. Välj location och namn på projektet.
- 4. Kolla Project settings
- 5. Välj Project och därefter New source. Här väljer du schematic. En rityta uppträder. Här finns t.ex. ritverktyg och

add Wire . Med detta verktyg 'kopplar' du ihop dina komponeneter.

Med Add Symbol lägger du till dina komponenter (t.ex. and, d-vippor osv.)

Med Add IO-marker lägger du till in- och utportar. (Inga LED och pull up motstånd här!!)

När du har en komplett koppling spar du den (givetvis). Välj sedan fliken Design. Markera Simulation och din schematicfil.



Därefter dubbelklickar du på Simulate Behavior Modell. Du bör då komma till simuleringsfönstret. Som kan se ut såhär:

🔜 ISim (P.20131013) - [Default.wcfg]											
🔜 File Edit View Simulation Window Layout Help											
Instances and Proces ↔ □ 🗗 × Objects ↔ □ 🗗 × 🕖											
■ ③ = C = F(x) = »	Simulation Objects for labcou		ے ج								
	ШШШЦ	16 ×		lame	Value		999,997 ps	999,998 ps	1,0 999,999 ps		
Instance and Process Name	Ohinet Name	N/-L.	۳	la clock	σ						
Iabcounter	Object Name	vaiu	~	16 q0	0						
std_logic_1164	clock	υ		16 q1	0						
numeric_std	d q0	0		16 02	0						
vcomponents	46 q1	0	~	10. utum 6							
	La q2	0	192	10 xixi1_0	0						
	Lo xixn_6	0	2 r	lia xlxn_7	1						
	li xixn_7	1	-	👆 xlxn_8	0						
		0	ň –	16 xlxn_23	0						
	ll vivn 24	0	1	16 xlxn 24	0						
	La xixn 28	1	→, []	16 vivo 28	1						
	L xixn 32	1		10 stor 20							
	La xixn 34	1	5	L@ XIXn_32	1						

Simuleringen 'kör' du genom att klicka på den blå pilen uppe till höger. Du måste först ha gett klockpulsen sin vågform genom forced clock



Sen naturligtvis Apply och Ok. Nu är du redo för simulering. Kontrollera att räkneföljden är den riktiga (du behöver förmodligen zooma ut rejält). Det finns en knapp (zoom to full view, som är användbar)

Implementering:

a) på kopplingsdäck:

Vi behöver en klockpulsgenerator, som vi kan stega fram i egen takt. Denna kan t.ex. byggas som en latch. Ett förslag till \overline{SR} – *latch* ser du nedan. En klockpuls erhålles då switch-kontakten växlar läge och återgår.



Bygg latchen på kopplingsdäcket, och kontrollera att lysdioden lyser, då du trycker ner tryckknappen på switchen. Därefter kopplar du upp kretsen på sedvanligt sätt.

b) på Xilinxkortet

Markera implementation. Du skall gå in på User Constraints och välja IO-planning (Plan Ahead), vilken som av de två funkar. Ett nytt program (Plan Ahead)öppnas. Här får du ange de adresser som du vill ha. Klockpulsen ligger på J2 och ben P15.

I/O	I/O Ports _ □ ピ >												
٩,	Name	Direction	Neg Diff Pair	Site	Fixed	Bank	I/O Std	Vcco	Vref	Drive Stre	Slew Ty		
X	- 🐼 All ports (4)												
	Scalar ports (4)												
	- 🐼 dock	Input		P15		1	4 LVCMOS33*	3.300	1				
5		Output		Т8	V	3	4 LVCMOS33*	3.300		12	SLOW		
Þ		Output		V9		3	4 LVCMOS33*	3.300		12	SLOW		
		Output		R8		3	4 LVCMOS33*	3.300	1	12	SLOW		

Spara och fortsätt OBS!!! I/O std skall vara LVCMOS33!!

Återgå till huvudprogrammet:



Kör sen Synthesize, Implement Design och Generate Programming File.

Anslut Xilinxkortet via usb kabeln till datorn. Välj Manage Configuration Project (iMPACT) Och sen Boundary scan. Följ instruktionerna och välj program.

Då bör det se ut så här:



Nu skall du slutligen köra din applikation. Du måste koppla in klockpulsgenaratorn i kontakt JB.